關(guān)于邏輯電平一些概念
文章出處：http://www.psychicreadingswithdeb.com 作者：興邦開(kāi)發(fā)部 人氣： 發(fā)表時(shí)間：2016年06月28日
要了解邏輯電平的內容，首先要知道以下幾個(gè)概念的含義：
1：輸入高電平（Vih）： 保證邏輯門(mén)的輸入為高電平時(shí)所允許的最小輸入高電平，當輸入電平高于Vih時(shí)，則認為輸入電平為高電平。
2：輸入低電平（Vil）：保證邏輯門(mén)的輸入為低電平時(shí)所允許的最大輸入低電平，當輸入電平低于Vil時(shí)，則認為輸入電平為低電平。
3：輸出高電平（Voh）：保證邏輯門(mén)的輸出為高電平時(shí)的輸出電平的最小值，邏輯門(mén)的輸出為高電平時(shí)的電平值都必須大于此Voh。
4：輸出低電平（Vol）：保證邏輯門(mén)的輸出為低電平時(shí)的輸出電平的最大值，邏輯門(mén)的輸出為低電平時(shí)的電平值都必須小于此Vol。
5：閥值電平(Vt)： 數字電路芯片都存在一個(gè)閾值電平，就是電路剛剛勉強能翻轉動(dòng)作時(shí)的電平。它是一個(gè)界于Vil、Vih之間的電壓值，對于CMOS電路的閾值電平，基本上是二分之一的電源電壓值，但要保證穩定的輸出，則必須要求輸入高電平> Vih，輸入低電平<Vil，而如果輸入電平在閾值上下，也就是Vil～Vih這個(gè)區域，電路的輸出會(huì )處于不穩定狀態(tài)。
對于一般的邏輯電平，以上參數的關(guān)系如下：
Voh > Vih > Vt > Vil > Vol。
6：Ioh：邏輯門(mén)輸出為高電平時(shí)的負載電流（為拉電流）。
7：Iol：邏輯門(mén)輸出為低電平時(shí)的負載電流（為灌電流）。
8：Iih：邏輯門(mén)輸入為高電平時(shí)的電流（為灌電流）。
9：Iil：邏輯門(mén)輸入為低電平時(shí)的電流（為拉電流）。
門(mén)電路輸出極在集成單元內不接負載電阻而直接引出作為輸出端，這種形式的門(mén)稱(chēng)為開(kāi)路門(mén)。開(kāi)路的TTL、CMOS、ECL門(mén)分別稱(chēng)為集電極開(kāi)路（OC）、漏極開(kāi)路（OD）、發(fā)射極開(kāi)路（OE），使用時(shí)應審查是否接上拉電阻（OC、OD門(mén)）或下拉電阻（OE門(mén)），以及電阻阻值是否合適。對于集電極開(kāi)路（OC）門(mén)，其上拉電阻阻值RL應滿(mǎn)足下面條件：
（1）： RL < （VCC－Voh）/（n*Ioh＋m*Iih）
（2）：RL > （VCC－Vol）/（Iol＋m*Iil）
其中n：線(xiàn)與的開(kāi)路門(mén)數；m：被驅動(dòng)的輸入端數。
：常用的邏輯電平
·邏輯電平：有TTL、CMOS、LVTTL、ECL、PECL、GTL；RS232、RS422、LVDS等。
·其中TTL和CMOS的邏輯電平按典型電壓可分為四類(lèi)：5V系列（5V TTL和5V CMOS）、3.3V系列，2.5V系列和1.8V系列。
·5V TTL和5V CMOS邏輯電平是通用的邏輯電平。
·3.3V及以下的邏輯電平被稱(chēng)為低電壓邏輯電平，常用的為LVTTL電平。
·低電壓的邏輯電平還有2.5V和1.8V兩種。
·ECL/PECL和LVDS是差分輸入輸出。
·RS-422/485和RS-232是串口的接口標準，RS-422/485是差分輸入輸出，RS-232是單端輸入輸出。
